JESD209-6 LPDDR6标准大大提高了包括移动设备和AI系统在内的各种应用程序的内存速度和效率。新标准代表了记忆技术的重要进步，提供了更好的性能，能源效率和安全性。为了启用AI和其他高性能工作负载的应用，LPDDR6使用双子座运河体系结构，在维持32个小的32个访问粒度的同时，可以灵活地进行灵活性。此外，LPDDR6还提供了各种新的和重要的功能，例如每个亚can仪和12个数据信号（DQ）线的两个子渠道（DQ）线，以优化通道性能。每个子存在包含四个命令/方向信号（CA），优化以减少球数并提高数据访问速度。静态效率模式旨在允许使用较大的内存配置，并允许灵活的数据用于使用存储资源，动态爆炸长度控制以及访问32B和64B。动态IC写入NT -ODT（芯片中的非目标重合）允许记忆根据工作负载要求调整MDT，从而提高信号的完整性。为了满足对能源效率的不断增长的需求，与LPDDR5相比，LPDDR6在VDD2中以低功率和低电源运行。此外，LPDDR6需要VDD2的两个电源。其他节能功能包括交替的手表命令输入，以提高性能和效率。在使用低功率和低带宽的情况下，动态效率模式使用了单个亚can界接口，该界面允许部分自我创造和主动更新，从而减少了更新能量的消耗。低动态电压设置功率（DVFSL）在低频工作时降低了VDD2电源，从而最大程度地减少了能耗。与标准的先前版本相比，安全性和可靠性的提高包括行（练习）的行计数以支持的完整性DRAM数据。目标模式旨在通过为关键任务分配特定的内存空间来提高系统的一般可靠性。它承认芯片（ECC）中的可编程链接保护方案和错误校正代码。承受命令/方向奇偶校验，错误清理和并入内存自我评估（MBIST）的能力可改善错误检测和系统可靠性。 Jedec董事会的Mian Quaddus说：“ LPDDR6是低功率记忆小组委员会JC-42.6成员多年努力的高潮。”平衡能源效率，强大的SEC选项和高性能，LPDDR6是下一个代理移动设备，AI及相关应用程序的理想选择，以在高性能世界中繁荣发展，专注于能源消耗。